Leiterplattenentwurf


Wir verfügen über außerordentliche Erfahrungen bei der Planung von modernsten und komplexen Hochgeschwindigkeitsleiterplatten, die wir plattformunabhängig mit Hilfe der führenden Planungssoftwares (Altium, Cadence, Zuken, Mentor Graphics) erstellen.

Wir sind stolz darauf, dass wir jährlich über 50 Leiterplatten entwerfen, – überwiegend komplexe, digitale Hochgeschwindigkeitsleiterplatten.

Die von uns entworfenen Leiterplatten entsprechen den IPC-Normen und können kosteneffizient hergestellt werden.

Außer dem Entwurf von Leiterplatten bieten wir die Entwicklung von Produkten an – von der Idee bis zur Produktion, wobei wir das Hintergrundwissen in den Bereichen Engineering, Embedded Software Engineering und Projektmanagement gewährleisten.

Schulungen zum Entwurf von Hochgeschwindigkeitsleiterplatten werden von uns im Rahmen von 2-3 tägigen Trainings angeboten.

Schaltplan und Komponentenbibliothek


Die Schaltplankonstruktion bedeutet nicht nur die Erfassung der Leiterplatte im CAD-System, sondern ist oft mit der Auswahl der wichtigsten Komponenten, sowie mit der Erarbeitung einer detaillierten technischen Spezifikation verbunden.

Im Laufe der Planung hat man oft gegensätzliche Anforderungen (Preis, Verfügbarkeit, Produzierbarkeit) zu erfüllen, deshalb hat die

kontinuierliche Abstimmung mit unseren Kunden bei uns immer Vorrang, um optimale Entscheidungen treffen zu können.

Wir verfügen über eine eigene Komponentenbibliothek, bieten aber auch das Erstellen individueller Komponentenbibliotheken an.

Leiterplattendesign


Beim Leiterplattenentwurf halten wir uns die Produzierbarkeit, die branchenüblichen Normen sowie die kosteneffiziente Realisierung immer vor Augen. Zur maschinenbaulichen Planung des Produkts wird das 3D-Modell der Leiterplatte in STEP- und 3D-PDF-Format bereitgestellt.

Die Leiterplatten mit FPGA und Mehrkernprozessoren werden bei Bedarf auf 10+ Lagen, durch Anwendung der Mikrovia-Struktur und eines Feinheitsgrads unter 100 Mikrometer, bzw. unter Berücksichtigung der technologischen Grenzen des ausgewählten Herstellers realisiert.

Bei der Planung digitaler Hochgeschwindigkeitsleiterplatten (1G-10G) wird die optimale Signalübertragung durch die Gestaltung eines individuellen Aufeinanderschichtens (stackup), impedanzkontrollierte Verdrahtung, Timing-Analyse und IBIS-Simulation gewährleistet.

SPICE und IBIS Simulation


Als Bestandteil des Produktplanungsprozesses wird vor dem Beginn der Leiterplattenverdrahtung die entsprechende Schichtreihenfolge gebildet. Bei Hochgeschwindigkeit-Signalleitungen und Speicherschnittstellen wird die Optimierung von Impedanzen, Reflexionen, Abschlüssen, Übersprechen und Timing mit Hilfe einer IBIS-Simulation durchgeführt.

Bei Multi-Gigabit-Schnittstellen erfolgt die Charakterisierung des Übertragungskanals mit Hilfe von IBIS-AMI-Modellen und einer 3D-Simulation im Programm HyperLinx.

Die richtige Funktion der analogen Stufen wird mit Hilfe einer SPICE Simulation kontrolliert.